1.鼠標(biāo)設(shè)定: 在ALLEGRO視窗 LAYOUT時(shí),每執(zhí)行一個(gè)指令例：Add connect, Show element等鼠標(biāo)會(huì)跳到Option窗口,這樣對layout造成不便.

1) 控制面版＞滑鼠之移動(dòng)選項(xiàng)中,指到預(yù)設(shè)按鈕（或智慧型移動(dòng)）：取消“在對話方塊將滑鼠指標(biāo)移到預(yù)設(shè)按鈕”設(shè)置

2. Text path設(shè)置: 在ALLEGRO視窗 LAYOUT時(shí),不能執(zhí)行一些指令：Show element, Tools>report…

1) 應(yīng)急辦法：蒐尋一個(gè)相應(yīng)的log文檔copy到檔案同一路徑即可.

2) Setup>User Preference之Design_Paths>textpath項(xiàng)設(shè)為：C:cadancePSD_14.1sharepcb/text/views即可.

3. 不能編輯Net Logic.

Setup>User Perference之項(xiàng)選擇logic_edit_enabled,點(diǎn)選為允許編輯Net Logic, 默認(rèn)為不能編輯Net Logic.

4. 轉(zhuǎn)gerber前需update DRC,應(yīng)盡量將DRC排除,有些可忽略的DRC如何消除?

1) logo中文字所產(chǎn)生的K/L error,可另外增加一個(gè)subclass,這樣該文字不用寫在ETCH層,可消除K/L error.

2) 有些可忽略的P/P,P/L 的error,可給那些pin增加一個(gè)property---NO_DRC, 操作:Edit/Properties,選擇需要的pin,選NO_DRC, Apply, OK

5. 對某些PIN添加了”NO DRC”的屬性可ERRO并不能消除﹐這是為什么?

“NO DRC”屬性只爭對不同的網(wǎng)絡(luò)﹐對相同的網(wǎng)絡(luò)要清除ERRO,可設(shè)定Same net DRC 為off.

6. 如何Add new subclass:

Setup>Subclass之Define Subclass窗口選Class,點(diǎn)add”New subclass” 通常用到的new subclass有：GeometryBoard Geometry之Top_notes, Bottom_notes, Gnd_notes, Vcc_notes等。其作用為gerber中Log之Title/Page name所放層面。

7. 對differential pair nets 之”net space type” properties應(yīng)怎樣設(shè)定？

1) 先設(shè)定對net 設(shè)定一differential pair property,

2) 再在constraints system 控制面板中選擇spacing rule nets 欄的attach property nets,并在allegro 窗口control panel的find by name 下選擇 property,

3) 選取相應(yīng)property,

4) 再對其套用spacing rule 即可.

8. Hilight時(shí)的兩種不同的顯示方式（實(shí)線和虛線）

在setup>user preferences>display中,勾上display_nohilitefont,則以實(shí)線顯示,不勾則虛線顯示,實(shí)線比較容易看清

9. 怎樣更新Allegro layout窗口下的tool bar和display option設(shè)定

View>customization>tool bar中,勾上欲顯示在窗口中的內(nèi)容;欲鎖住右邊display option窗口,在view>customization>display option中選locked_right.這樣重開一個(gè)ALLEGRO窗口時(shí)就會(huì)恢復(fù)上一次的設(shè)定.

10. Color and Visibility 視窗過長,有的人在使用一陣子后會(huì)發(fā)現(xiàn)Color and Visibility 視窗過長不好關(guān)掉其視窗,這時(shí)有兩個(gè)方法可解決.

1) 關(guān)掉 Allegro程式然后刪掉pcbenv路徑下的allegro.geo,再進(jìn) Allegro 就會(huì)重設(shè)其視窗

2) 將Allegro.geo 檔中的Form.cvf_main 改其值 60 40 0 430

11. 開啟allegro時(shí),會(huì)自動(dòng)在桌面上生成allegro.jrl檔,怎麼解決？ 可能的情況：環(huán)境變數(shù)中將temp路徑設(shè)成了桌面

1) 環(huán)境變數(shù)中將temp應(yīng)設(shè)成:%USERPROFILE%Local SettingsTemp

2) Setup>User Perference之Design_Paths>textpath項(xiàng)設(shè)成了桌面

12. 當(dāng)我們要RENAME背面元件時(shí)不成功

選Edit/property,選中背面所有元件（FIND中選component）,分配一個(gè)auto_rename屬性,然后再rename一次.

13. Rename

Setup/user preference editor/misc/fst_ref_des可以設(shè)數(shù)值如501，它代表的意思是元件Rename后是從501開始如C501,R501等等。

14. 我們在走線時(shí)﹐經(jīng)常碰到這樣的問題﹒走線時(shí)候我們渴望RATS顯示隨著走線而改變﹐以便走線﹒ Setup/Drawing options之Display中的Ratsnest Points有兩選項(xiàng)﹕

1) Pin to Pin (Rats在Pin之間顯現(xiàn))

2) Closest end point (Rats隨走線改變顯示)

15. 怎樣復(fù)制多個(gè)有規(guī)律的VIA

點(diǎn)COPY在右命令欄X,Y中輸入VIA的個(gè)數(shù),則間距以PIN輿PIN之間距為準(zhǔn).

16. 有時(shí)打開allegro窗口,menu會(huì)反白無效.

1) 將不是系統(tǒng)路徑(c:cadencepsd_14.1sharepcbextcuimenus)下的men文檔刪除,再更新系統(tǒng)路徑下的men文檔,

2) 再重新開一個(gè)allegro窗口.

17. Stroke的使用

1) Setup>User Preferences…>UI:no_dragpopup, 若勾選用右鍵畫stroke圖形就可實(shí)現(xiàn)快捷功能﹐默認(rèn)狀態(tài)為須用CTRL+右鍵才可實(shí)現(xiàn)Stroke功能18. 如何將Help file、可執(zhí)行程式掛在Allegro Menu上？

1)將LayoutserverFUserg47Menu File下的*.men檔Copy to: C:CadencePSD_14.1SharePcbTextcuimenus下,

2)將Pcb_server2PcblHelp File下的Help file Copy to C:CadencePSD_14.1SharePcbHelp下。掛上去的Help file就可以執(zhí)行了。

19. Menu之Path設(shè)置。

Setup>User Preferences之Ui_paths 選menupath項(xiàng)，其默認(rèn)Path為當(dāng)前路徑和C:CadencePSD_14.1SharePcbTextcuimenus，當(dāng)你要改變Menu時(shí)，建議新增一個(gè)Menu路徑以防損壞系統(tǒng)的Menu.

20. env中快捷鍵的保留

將C:Pcbenv 下的env檔中alias項(xiàng)Copy to: C:CadencePSD_14.1SharePcbText下的env檔中。即可保留你在env中的快捷鍵設(shè)置。

21. 在進(jìn)行SUB_DRAWING時(shí)﹐同一個(gè)內(nèi)容會(huì)有兩個(gè)相同名字﹐有時(shí)也無法打開

在SETUP/下的CLIPPATH路經(jīng)只設(shè)當(dāng)前路徑﹐別的去掉

22. 定義某部分區(qū)域不能有測試點(diǎn)

在Manufaturing/no_probe_bottom這層加上一塊SHAPE則可.當(dāng)用Route/Testprep/create Probe來create這塊區(qū)域的測試點(diǎn)時(shí)會(huì)失敗，出現(xiàn)的提示為：Pin out of bounds.

23. Allegro Lib里的pad有更改﹐而在做零件的視窗replace不了該pad﹐即使刪掉該pad重新叫進(jìn)來也不能update﹒

1) 把該pad的坐標(biāo)先記下來﹐然后把該種pad刪掉﹐

2) 選toos/PADStack/modify design PADStack…在彈出的窗口中選purge/all,再在彈出的窗口中選yes,之后再重新叫進(jìn)該pad就ok了.

24. 對於VCC,GND等這些線寬要求較高的信號, 在pin腳比較小,比較密的IC上走這些信號時(shí)就很容易產(chǎn)生line to line的錯(cuò)誤,如果只是單純的把線寬改小了來走也會(huì)產(chǎn)生L/W的錯(cuò)誤.

1) 在設(shè)這些信號的rule時(shí),在constrain system master下的physical (line/vais)rule set etch value下,把min line width設(shè)為VCC, GND等信號一般要走的線寬值,

2) min neck width設(shè)為那些特殊IC能走的線寬值,

3) max neck length設(shè)為這段線寬減少了的線可以走多長.

4) 然后在這些信號套上這個(gè)rule.以后在走線時(shí)就可以把特殊IC上的VCC,GND等信號的線寬改為剛才所設(shè)的那個(gè)min neck width值而不會(huì)出錯(cuò).

25. 做零件時(shí)無法放置PAD

可能是右邊display窗口的option欄: Inc 和Text block項(xiàng)數(shù)字為零﹐將其改為自然數(shù)則可

26. 做金手指零件時(shí)﹐REF＊等五項(xiàng)內(nèi)容擺放的層面（Assembly_Top OR Assembly_Bottom）

1) 當(dāng)金手指的兩面做成同一個(gè)零件中時(shí)﹐REF＊等五項(xiàng)內(nèi)容只放在Assemble_top 層﹔

2) 當(dāng)金手指的兩面分開來做成兩個(gè)零件﹐對於Top層的零件﹐其REF＊等五項(xiàng)內(nèi)容放在Assembly_Top層﹐對於Bottom層的零件﹐其REF＊等五項(xiàng)內(nèi)容放在Assembly_Bottom層

27. 在board file中replace不同封裝的零件?

1) 先給要replace的零件增加一屬性----Edit/Property, 選擇temporary package symbol, apply.

2) 再執(zhí)行指令: place/replace SPECCTRAQuest Temporary/symbol. Replace的零件要與原來的temporary symbol的pin count一樣

28. 開啟Allegro視窗時(shí)，等待很長時(shí)間，在command視窗提示Function未找到等資訊。

將Pcbenv下的不常用之skill file delete掉，把 Allegro.ilint 檔內(nèi)的相應(yīng)之Load “*.il”行delete掉。

29. Z_COPY命令在shape symbol和flash symbol格式中不能使用.

在setup>drawing size>type去變換工作平臺的格式到可以使用Z_COPY的格式,用后再變回來即可.可省去subdrawing的繁瑣.

30. 如何保護(hù)自己的Project。

Allegro14.2中Allegro Design Expert之Editor. File>Properties選擇Password. 輸入密碼，再鉤選Disable export of design data項(xiàng)，這樣你的Project就不會(huì)被人盜用了。

31. 在Allegro14.2中不能執(zhí)行dbfix指令。

1) Dbfix為Allegro14.1中用來Repair errors的****程式，而在Allegro14.2中將這些Check& Repair errors的功能集中在DB Doctor這一個(gè)****程式中。DB Doctor可以Check& Repair各類型的errors 它支援各種類型的layout檔案格式，像*.brd *.mcm *.mdd *.dra *.psm *.sav *.scf. 但它不能確定完成repair所有errors.

32. Allegro Utilities****程式介紹

1) Allegro to SPECCTRA: SPECCTRA Automatic Router

2) Batch DRC: 移除板子內(nèi)所在DRC marks，只是移除mark而以，若要layout須Run Update DRC.

33. 如何避免測點(diǎn)加到Bottom層的零件內(nèi)。

一般情況下測點(diǎn)都加在Bottom層，即layer選Bottom.在運(yùn)行加測點(diǎn)時(shí)Route>Testprep>Auto…中不要鉤選Allow under component,電腦會(huì)自動(dòng)根據(jù)零件之Assembly偵測是否有湞點(diǎn)在零件內(nèi)。已加在零件內(nèi)的湞點(diǎn)將無效。

34. 如何一次性highlight沒有加測點(diǎn)的net

1) 方法一：在運(yùn)行完Route>Testprep>Auto…之后，highlight所有net,然后關(guān)掉所在層面，只開Manufacturing>PROBE_BOTTOM,之后以框選方式dehilight所有net,再打開需要之層面，剩下的highlight net即為未加測點(diǎn)之net.

2) 方法二：在運(yùn)行完Route>Testprep>Auto…之后，在Allegro 命令行輸入hl_npt即可一次性highlight沒有加測點(diǎn)的net. 前提是…pcbenv下面有hl_npt.il skill file.

35. CRTL鍵在Allegro中的使用。

在執(zhí)行逐個(gè)多選指令像Hilight、其他命令之Temp Group時(shí)，按住CRTL鍵可以實(shí)現(xiàn)反向選擇的功能，即執(zhí)行Hilight時(shí)，按CRTL鍵時(shí)為Dehilight, 執(zhí)行其他命令之Temp Group時(shí)按CRTL鍵為取消選擇。

36. 通過show element之report檔產(chǎn)生一個(gè)list file.

Display>Show element框選目標(biāo)net or symbol etc，則產(chǎn)生一個(gè)Report視窗，將其另存為一個(gè)txt檔，即為一個(gè)list file.這一list file可用於Hilight一組線，Delete一組symbol,此作法比設(shè)定Group或定議Bus name更為靈活。

37. 固定Report窗口以便顯示多個(gè)Report 窗口

在Report窗口選File>Stick,該窗口即可固定﹐再執(zhí)行Report指令時(shí)﹐該窗口將不會(huì)被覆蓋

38. 中間鍵之放大縮小的設(shè)定

Setup>User Preferences…>Display: no_dynamic_zoom,若勾選﹐則點(diǎn)擊中間鍵時(shí)只可一次性Zoom窗口﹐默認(rèn)狀態(tài)時(shí)﹐點(diǎn)擊中間鍵可隨意zoom窗口。

39. Show element時(shí)不顯示manhattan etch length

1) Setup>User Preferences…>UI: show_max_manhattan_pins 在Value欄Key入1就可以Show element時(shí)不顯示manhattan etch length,此設(shè)置對有NO_RAT屬性的net不適用。

2) 一般情況下超過50 pins的net,比如GND等power net, Show element時(shí)不顯示manhattan etch length。

40.非電氣引腳零件的制作

建圓形鉆孔：

（1）parameter：沒有電器屬性（non-plated）。

（2）layer：只需要設(shè)置頂層和底層的regular pad，中間層以及阻焊層和加焊層都是。

注意：regular pad要比drill hole大一點(diǎn)。

41.Allegro定義層疊結(jié)構(gòu)

對于最簡單的四層板，只需要添加電源層和底層，步驟如下：

1、Setup –> cross-section

2、添加層，電源層和地層都要設(shè)置為plane，同時(shí)還要在電氣層之間加入電介質(zhì)，一般為FR-4

3、指定電源層和地層都為負(fù)片（negtive）

4、設(shè)置完成可以再Visibility看到多出了兩層：GND和POWER

5、鋪銅（可以放到布局后再做）

6、z-copy –> find面板選shape（因?yàn)殇併~是shape） –> option面板的copy to class/subclass選擇ETCH/GND（注意選擇create dynamic shape）完成GND層覆銅

7、相同的方法完成POWER層覆銅

42.Allegro生成網(wǎng)表

1、重新生成索引編號：tools –> annotate

2、DRC檢查：tools –> Design Rules Check，查看session log。

3、生成網(wǎng)表：tools –> create netlist，產(chǎn)生的網(wǎng)表會(huì)保存到allegro文件夾，可以看一下session log內(nèi)容。

Allegro導(dǎo)入網(wǎng)表

1、file –> import –> logic –> design entry CIS（這里有一些選項(xiàng)可以設(shè)置導(dǎo)入網(wǎng)表對當(dāng)前設(shè)計(jì)的影響）

2、選擇網(wǎng)表路徑，在allegro文件夾。

3、點(diǎn)擊Import Cadence導(dǎo)入網(wǎng)表。

4、導(dǎo)入網(wǎng)表后可以再place –> may –> placement list選components by refdes查看導(dǎo)入的元件。

5、設(shè)置柵格點(diǎn)，所有的非電氣層用一套，所有的電氣層用一套。注意手動(dòng)放置元件采用的是非電氣柵格點(diǎn)。

6、設(shè)置drawing option，status選項(xiàng)會(huì)顯示出沒有擺放元件的數(shù)量，沒有布線的網(wǎng)絡(luò)數(shù)量

43.Allegro手工擺放元件

1、place –> may –> components by refdes可以看到工程中的元件，可以利用selection filters進(jìn)行篩選。另外也可以手工擺放庫里的元件。還可以將對話框隱藏（hide），并且右鍵 –> show就可以顯示了。

2、如何鏡像擺放到底層？

方法一：先在option選mirror，在選器件

方法二：先選器件，然后右鍵 –> mirror

方法三：setup –> drawing option –> 選中mirror，就可進(jìn)行全局設(shè)置

方法四：對于已擺放的零件，Edit –> mirror在find面板選中symbol，再選元件這樣放好元件后就會(huì)自動(dòng)在底層。

3、如何進(jìn)行旋轉(zhuǎn)？

方法一：對于已經(jīng)擺放的元件，Edit –> move 點(diǎn)擊元件，然后右鍵 –> rotate就可以旋轉(zhuǎn)方法二：擺放的時(shí)候進(jìn)行旋轉(zhuǎn)，在option面板選擇rotate

44.Allegro快速擺放元件

1、開素?cái)[放元件：place –> quickplace –> place all components

2、如何關(guān)閉和打開飛線？

關(guān)閉飛線：Display –> Blank Rats –> All 關(guān)閉所有飛線

打開飛線：Display –> Show Rats –> All 打開所有飛線

3、快速找器件：Find面板 –> Find By Name –> 輸入名字

45.約束規(guī)則的設(shè)置概要

1、約束的設(shè)置：setup –> constrains –> set standard values 可以設(shè)置線寬，線間距。間距包括：pin to pin、line to pin、line to line等

2、主要用spacing rule set 和 physical rule set

46.約束規(guī)則設(shè)置具體方法

1、在進(jìn)行設(shè)置時(shí)，注意在Constrain Set Name選擇Default。這樣只要是沒有特殊指定的網(wǎng)絡(luò)，都是按照這個(gè)規(guī)則來的。

2、一般設(shè)置規(guī)則：pin to pin為6mil，其他為8mil。

3、Phsical Rule中設(shè)置最大線寬，最小線寬，頸狀線（neck），差分對設(shè)置（這里設(shè)置的優(yōu)先級比較低，可以不管，等以后專門對差分對進(jìn)行設(shè)置），T型連接的位置，指定過孔

4、添加一個(gè)線寬約束：先添加一個(gè)Constrain Set Name，在以具體網(wǎng)絡(luò)相對應(yīng)。

47.區(qū)域規(guī)則設(shè)置

1、設(shè)定特定區(qū)域的規(guī)則，例如，對于BGA器件的引腳處需要設(shè)置線寬要窄一些，線間距也要窄一些。

2、setup –> constraints –> constraint areas –> 選中arears require a TYPE property –> add 可以看到options面板的class/subclass為Board Geometry/Constraint_Area –> 在制定區(qū)域畫一個(gè)矩形 –> 點(diǎn)擊矩形框，調(diào)出edit property –> 指定間距（net spacing type）和線寬(net physical type) –> 在assignment table進(jìn)行指定

看到這里，很多學(xué)員可能還是不太明白或者存在很多疑問？因此，發(fā)燒友學(xué)院發(fā)燒友學(xué)院聯(lián)合凡億團(tuán)隊(duì)承辦了Allegro 8周基礎(chǔ)訓(xùn)練營，幫助想要提升個(gè)人能力、沒時(shí)間學(xué)習(xí)、沒門路學(xué)習(xí)等等原因的學(xué)員，提供系統(tǒng)化學(xué)習(xí)培訓(xùn)。還有免費(fèi)視頻+資料等你來領(lǐng)~！

接下來為大家具體介紹一下8周訓(xùn)練營：

【課程介紹】

8周訓(xùn)練營，幫你解決沒時(shí)間學(xué)習(xí)的一切難題。凡億全新調(diào)整后推出的精品套餐，高清錄播課程+班級式授課+每周固定直播，互動(dòng)式學(xué)習(xí)模式讓你的PCB設(shè)計(jì)更簡單。實(shí)戰(zhàn)性練習(xí)讓你從零基礎(chǔ)到4層板沒問題，拒絕紙上談兵！只需要8周時(shí)間，見證你實(shí)力的蛻變。

【適用人群】

1、不自律、懶惰、不會(huì)規(guī)劃自己學(xué)習(xí)時(shí)間的人

2、PCB專業(yè)性不強(qiáng)，毫無實(shí)踐經(jīng)驗(yàn)的人

3、自學(xué)周期太長，初入職場得不到系統(tǒng)培訓(xùn)的人

4、找工作難，想學(xué)習(xí)一門技能的人

【課程亮點(diǎn)】

· 獨(dú)立完成4層進(jìn)階達(dá)芬奇開發(fā)板

· 搭建2層STM32最小系統(tǒng)板

· 熟悉PCB規(guī)則設(shè)計(jì)與布線設(shè)計(jì)

· 把控布局布線具體流程

· 6層Allegro設(shè)計(jì)入門

從概念到設(shè)計(jì)：從掌握Allgero軟件的全系列操作到熟悉PCB布局布線流程，再到設(shè)計(jì)PCB2層板、4層板、PCB設(shè)計(jì)工程師就是PCB項(xiàng)目負(fù)責(zé)人

【8周訓(xùn)練營服務(wù)】

1、跟班輔導(dǎo)：特訓(xùn)營配備導(dǎo)師、班主任、技術(shù)支持助教實(shí)時(shí)跟班指導(dǎo)，全程陪伴式學(xué)習(xí)；

2、定向?qū)W習(xí)步驟：定向?qū)W習(xí)步驟，定時(shí)提交作業(yè)，定時(shí)評審，定時(shí)指導(dǎo)；

3、10年積累：特訓(xùn)團(tuán)隊(duì)從事PCB教育十年，影響PCB工程師超過30萬人專為PCB工程師提供高品質(zhì)課程；

4、技術(shù)指導(dǎo)：特訓(xùn)團(tuán)隊(duì)配備工程師團(tuán)隊(duì)，工程師全程幫助解決學(xué)習(xí)中技術(shù)難題；

5、學(xué)習(xí)追蹤：跟班輔導(dǎo)員全程跟蹤每個(gè)學(xué)院學(xué)習(xí)進(jìn)度，監(jiān)督督促完成學(xué)習(xí)目標(biāo)。